Hallo! Tracked shipping to Austria with Delivery Duty Paid for just €3.99  

Ship to
Austria
0

My Account

  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

menu

Select your country

Americas

Europe

Rest of the world

portada Realizacja FPGA wykrywania krawędzi przy użyciu operatora Sobela (in Polaco)
Type
Physical Book
Publisher
Author
Language
Polaco
Pages
56
Format
Paperback
Dimensions
22.9 x 15.2 x 0.3 cm
ISBN13
9786209091360

Realizacja FPGA wykrywania krawędzi przy użyciu operatora Sobela (in Polaco)

Patel, Upesh; Joshi, Sachi (Author) · Wydawnictwo Nasza Wiedza · Paperback

Realizacja FPGA wykrywania krawędzi przy użyciu operatora Sobela (in Polaco) - Patel, Upesh; Joshi, Sachi

Cheaper New Book Imported to Austria
Delivery: 09 Sep - 11 Sep Shipping: 14 to 15 business days.
60,35 €
Faster New Book Imported to Austria
Delivery: 26 Aug - 28 Aug Shipping: 5 to 6 business days.
64,81 €
Import costs and 10% VAT included in the price ✅
60,35 €

Choose the list to add your product or create one New List

Go to My Wishlists
Calculate shipping cost

Synopsis "Realizacja FPGA wykrywania krawędzi przy użyciu operatora Sobela (in Polaco)"

W dziedzinie inżynierii, w której wymagane są intensywne obliczenia, zastosowanie dużego procesora do obliczeń może nie byc dobrym rozwiązaniem. Ponieważ zużywa on znacznie więcej zasobów do obliczeń i innych celów. W takich przypadkach można stworzyc dedykowany sprzęt, który spelni te wymagania. Taki sprzęt można wykonac na FPGA przy użyciu HDL. Jako przyklad w tym projekcie zaproponowano aplikację przetwarzania obrazu. Również w dziedzinie przetwarzania obrazu rolą FPGA jest zapewnienie szybszego czasu obliczeń. Ponadto wykrywanie krawędzi jest podstawową potrzebą w dziedzinie przetwarzania obrazu (np. rozpoznawanie odcisków palców, transmisja wideo na żywo, prześwietlenia rentgenowskie i tomografia komputerowa itp.) Zaproponowano więc technikę wykrywania krawędzi przy użyciu operatora Sobela do implementacji na FPGA. Algorytm dla tej techniki zostanie zaprogramowany przy użyciu Verilog HDL, a symulacja zostanie przeprowadzona na Modelsim Simulator. Po udanej symulacji algorytm zostanie zsyntetyzowany na FPGA przy użyciu oprogramowania Xilinx Design and Development Software, a projekt zostanie przetestowany na plytce FPGA Xillinx.

Customers reviews

More customer reviews
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)

Frequently Asked Questions about the Book

Is the book original?

All books in our catalog are Original.

In what language is the book written?

The book is written in Polaco.

What is the format of this book?

The binding of this edition is Paperback.

Questions and Answers about the Book

Do you have a question about the book? Login to be able to add your own question.

Opinions about Bookdelivery

More customer reviews